PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-272771

(43)Date of publication of application: 18.10.1996

(51)Int.CI.

G06F 15/82

606F 15/82

(21)Application number: 07-076574

(71)Applicant: SHARP CORP

(22) Date of filing:

(72)Inventor: YUMOTO MANABU

MURAMATSU GOJI

(54) DATA DRIVEN TYPE INFORMATION PROCESSOR


31.03.1995

(57)Abstract:

PURPOSE: To make the data pair generating process of a data

driven type processor faster.

CONSTITUTION: A data pair generating mechanism 106 generates data pairs in different modes according to whether or not an argument paired with argument data in a given token is a constant. For example, a node which inputs constant data as one of two input instructions stores the constant data in a constant data memory previously and accesses the constant data memory according to the address information of an input data packet. When outputted data is effective, this constant data is paired with the argument data of the input data and outputted. When the data is ineffective, a dynamic firing control mechanism in the data pair generating mechanism 106 is placed in operation to wait according to the storage contents of a wait memory. Preferably, plural dynamic firing control mechanisms are provided and one of the dynamic firing control mechanisms is selected according to the address information and used by interleaving.



LEGAL STATUS

[Date of request for examination]

25.12.1998

[Date of sending the examiner's decision of rejection]

15.06.2004

[Kind of final disposal of application other than the examiner's decision of rejection or application converted

registration]

[Date of final disposal for application]

[Patent number]

3689143

[Date of registration]

17.06.2005

[Number of appeal against examiner's decision of

2004-14681

rejection]

[Date of requesting appeal against examiner's decision of 14.07.2004

rejection

[Date of extinction of right]

Copyright (C): 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報 (A)

(11)特許出頭公園番号

特開平8-272771

(43)公開日 平成8年(1996)10月18日

(S1)IntCl*	體別記号 庁内整理番号	庁内整理番号	ΡI	技術表示應所	
G06F 15/82	610	9289-5L	G 0 6 F 15/82	610Q	
	650	9289-5L		650A	

審査請求 未請求 請求項の数? OL (全 29 頁)


	•	·		
(21) 出職書号	特里平 7-7 8 574	(71)出家人	 000005049 シャープ株式会社	
(22) 出版日	华成7年(1995) 3月31日	(72) 発明者	大阪府大阪市阿倍野区县池町20番22号	シ
		(72) 発明者	村松 則可 大阪府大阪市阿倍野区長池町22番22号 ャープ株式会社内	シ
		(74)代理人	介強士 裸乳 久郎	

(54) [発明の名称] データ駆動型情報処理設置

(57) 【要約】

【目的】 データ駆動型プロセッサのデータ対生成処理 をより高速化する。

【構成】 データ対生成機構106は、与えられたトークン中の引き数データと対となる引き数が定数である場合とそうでない場合とで、異なる態様でデータ対の定数データであるノードについては、その定数データを定数データメモリに予め格納し、入力データパケットの宛先情報に基づいて定数データメモリをアクセスする。出力データの引き数データと対にして出力する。無効であれば、データ対生成機構106内の動的発火制御機構を作動された。好ましくは、動的発火制御機構を複数にしてインタリープさせて用いる。



【特許請求の範囲】

【謝求項1】 データフロープログラムを記憶するプログラム記憶機構と、

前記プログラム記憶機構の出力を受け、実行のためのすべての引き数データが利用可能になった命令をその引き数データおよびその実行結果の宛先情報とともに出力するデータ対生成機構と、

前記データ対生成機構の出力を受け、与えられた命令を 実行してその実行結果を、与えられた宛先情報とともに 出力する演算処理機構と、

前記プログラム記憶機構と、前記対データ生成機構と、 前記演算処理機構との間のデータの移動をトークン形式 で行なうための巡回パイプラインと、

前記巡回パイプラインに接続されたデータ入出力制御手 段とを含むデータ駆動型情報処理装置であって、

前記データ対生成機構は、与えられたトークン中の引き 数データと対となる引き数データが定数である場合とそ うでない場合とで、異なる態様でデータ対の生成処理を 行ない、それによってデータ対の生成処理の負荷が軽減 されることを特徴とする、データ駆動型情報処理装置。

【請求項2】 前記データ対生成機構は、

与えられたトークン中の宛先情報に基づいて、定数データおよび当該定数データが有効か否かを表わす情報を出 カする定数データ処理部と、

前記定数データ処理部から、定数データが無効であるという情報が出力されたことに基づいて作動し、与えられたトークン中の宛先情報に基づいて引き数データの待合せを行ない、必要な引き数データがすべて揃ったと判定された命令と、前記与えられたトークン中の引き数データとを、実行結果の宛先とともに出力し、かつ、前記与えられたトークン中の引き数データと対となる引き数データが待合せされていた場合にはさらに当該対となる引き数データを出力する動的データ対生成機構と、

前記定数データ処理部から、定数データが有効であるという情報が出力された場合には前記定数データ処理部の出力する定数データを選択し、前記定数データ処理部から、定数データが無効であるという情報が出力された場合には前記動的データ対生成機構の出力する前記対となる引き数データを選択し、与えられたトークン内の情報を用いてトークンを組立てて出力するためのデータ選択手段とを含む、請求項1に記載のデータ駆動型情報処理装置。

【請求項3】 前記定数データ処理部は、

データフロープログラム中の命令に与えられたノード番号に基づいて計算されるアドレスに、当該命令に用いられる定数データおよびその有効フラグを格納した定数データメモリと、

与えられたトークン中の宛先情報の中の、ノード番号に 基づいて前記定数データメモリをアドレス指定し、前記 定数データメモリから定数データおよびその有効フラグ を読出すための手段とを含む、請求項1に記載のデータ 駆動型情報処理装置。

【請求項4】 前記データ対生成機構はさらに、与えられたトークンに含まれる命令コードが、定数データメモリロード命令であることに応答して、前記与えられたトークンに含まれるデータを、前記定数データメモリ内の、前記与えられたトークンに含まれるノード番号に基づいて指定されるアドレスに書込むための手段を含む、請求項3に記載のデータ駆動型情報処理装置。

【請求項5】 前記データ対生成機構は、

与えられたトークン中の宛先情報に基づいて、2入力命令の一方入力に用いられる定数データおよび当該定数データが有効か否かを表わす情報を出力する定数データ処理部と、

与えられたトークン内の情報と、前記定数データ処理部の出力とに基づいて、トークンを組立てて出力するためのデータ選択手段とを含む、請求項1に記載のデータ駆動型情報処理装置。

【請求項6】 データフロープログラムを記憶するプログラム記憶機構と、

前記プログラム記憶機構の出力を受け、実行に必要なすべての引き数データが利用可能になった命令をその引き数データおよびその実行結果の宛先情報とともに出力するためのデータ対生成機構と、

前記データ対生成機構の出力を受け、与えられた命令を 実行してその実行結果を、与えられた宛先情報とともに 出力する演算処理機構と、

前記プログラム記憶機構と、前記データ対生成機構と、 前記演算処理機構との間のデータの移動をトークン形式 で行なうための巡回パイプラインと、

前記巡回パイプラインに接続されたデータ入出力制御号 段とを含むデータ駆動型情報処理装置であって、

前記データ対生成機構は、複数個の動的データ対生成機構を含み、前記複数個の動的データ対生成機構の各々は、与えられたトークン中の宛先情報に基づいて、命令の実行のための引き数データの符合せを行なうための符合せメモリを有し、実行に必要な引き数データがすべて揃ったと判定された命令と、前記与えられたトークン中の引き数データとを、実行結果の宛先とともに出力し、かつ、前記与えられたトークン中の引き数データと対となる引き数データが符合せされていた場合にはさらに当該対となる引き数データを出力し、

前記データ対生成機構はさらに、

前記複数個の動的データ対生成機構をインタリープして 使用するために外部から与えられるインタリープ設定パ ラメータと、与えられるトークンに含まれる宛先情報と に基づいて、前記複数個の動的データ対生成機構のいず れを選択するかを表わす選択情報と、選択された動的デ ータ対生成機構でのデータの待合せに使用するアドレス とを生成するためのインタリープフラグおよびアドレス 生成手段と、

与えられたトークン内の情報と、前記インタリーブフラグおよびアドレス生成手段の出力する選択情報とに基づいて、前記複数個の動的データ対生成機構のいずれかを選択的に作動させ、その出力を、与えられたトークン内の情報とともに用いてトークンを組立てて出力するためのデータ選択手段とを含む、データ駆動型情報処理装置。

【請求項?】 データフロープログラムを記憶するプログラム記憶機構と、

前記プログラム配憶機構の出力を受け、実行のためのすべての引き数データが利用可能になった命令をその引き数データおよびその実行結果の宛先情報とともに出力するためのデータ対生成機構と、

前記データ対生成機構の出力を受け、与えられた命令を 実行してその実行結果を、与えられた宛先情報とともに 出力する演算処理機構と、

前記プログラム記憶機構と、前記データ対生成機構と、 前記演算処理機構との間のデータの移動をトークン形式 で行なうための巡回パイプラインと、

前記巡回パイプラインに接続されたデータ入出力制御手 段とを含むデータ駆動型情報処理装置であって、

前記データ対生成機構は、

与えられたトークン中の宛先情報に基づいて、定数デー タおよび当該定数データが有効か否かを表わす情報を出 カする定数データ処理部と、

複数個の動的データ対生成機構とを含み、前記複数個の動的データ対生成機構の各々は、与えられたトークン中の宛先情報に基づいて、命令の実行に必要な引き数データの待合せを行なうための符合せメモリを有し、実行に必要な引き数データがすべて揃ったと判定された命令と、前記与えられたトークン中の引き数データとを、実行結果の宛先とともに出力し、かつ、前記与えられたトークン中の引き数データと対となる引き数データが待合せされていた場合にはさらに当該対となる引き数データを出力し、

前記データ対生成機構はさらに、

与えられたトークン内の情報と、前記定数データ処理部の出力とに基づいて、前記定数データ処理部の出力する 定数データまたは前記複数個の動的データ対生成機構が 出力する前記対となる引き数データのいずれを有効とす べきかを判定し判定結果を出力する選択検出部と、

前記複数個の動的データ対生成機構をインタリーブして 使用するために外部から与えられるインタリーブ設定バ ラメータと、与えられるトークンに含まれる宛先情報と に基づいて、前記複数個の動的データ対生成機構のいず れを選択するかを表わす選択情報と、選択された動的デ ータ対生成機構でのデータの待合せに使用するアドレス とを生成するためのインタリープフラグおよびアドレス 生成手段と、 与えられたトークン内の情報と、前記インタリーブフラグおよびアドレス生成手段の出力する選択情報と、前記選択検出部の出力とに基づいて、前記複数圏の動的データ対生成機構ならびに前記定数データ処理部のいずれかを選択的に作動させ、その出力を、与えられたトークン内の情報とともに用いてトークンを組立てて出力するためのデータ選択手段とを含む、データ駆動型情報処理装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は情報処理の分野に関し、特に、命令の実行に必要なデータがすべて揃った時点でその命令の実行が行なわれる、データ駆動型情報処理に関する。

[0002]

【従来の技術】データ駆動原理は、本来的に自然な情報 処理方式であると考えられる。このデータ駆動原理を基 本原理とするデータ駆動型プロセッサは、実行可能な高 位仕様記述から直接変換された対象プログラムを効果的 に実行しようとする研究計画から生まれた一連のプロセ ッサの総称である。

【0003】データ駆動原理とは以下のようなものである。プログラムは複数の命令から構成される。各命令は、それぞれの実行に必要な引き数データがトークン(データバケット)の形ですべて到着すると実行可能な状態になる。実行可能な状態になった命令は、その引き数データおよび実行結果の宛先とともに演算処理機構に

【0004】ここで、実行可能な状態となった命令があるか否かについての判定と、実行可能な状態になった命令が存在する場合に、その命令を、その引き数データおよび実行結果の宛先とともに演算処理機構に送る処理を実現するのが、発火制御機構と呼ばれるものである。

【0005】演算処理機構では、当該命令が実行され、命令実行結果が、その宛先に従って、次に実行すべき命令の引き数データとしてトークンの形式で転送される。 【0006】このように、データを含むトークンの到着によって命令の実行が駆動されることから、このような計算機構はデータ駆動方式と呼ばれている。図20に、データ駆動原理を示す。図20の左部に流されるように、ある命令が2つの入力を必要としている場合、この命令に対応するノードには2つの入力核が存在する。出力核は1つである。この左右の入力核が存在する。出力核は1つである。この左右の入力核が存在するがこのノードに到着すると、当該命令は発火し、演算結果(命令実行結果)のデータを、図20の右部に示すよう

【0007】このようなデータ駆動原理については、たとえば「俯報科学事典」(岩波書店刊、1994年)の第494頁〜第497頁に記載されている。

に、出カトークンとしてその出力枝に送出する。

【0008】図21に、従来のデータ駆動型プロセッサ

の概略構成を示す。このデータ駆動型プロセッサ400 は、動的発火制御(待合せ)機構(FC:Firing Control)402と、演算処理機構(FP:Function Process or)108と、プログラム記憶機構(FS:Program Store)104と、データ入出力制御部(I/O:Input Output Control)102とを含み、これら各基本機能を巡回パイプラインで接続する構成を採用している。この巡回パイプラインによるデータ転送および処理のための基本構成に、図22に示すようなハンドシェイク型データ転送制御方式による一時記憶機構の縦続接続が用いられる。

【0009】図22を参照して、このデータ転送機構は、たとえばハードウェアプリミティブ414の前後に設けられたデータラッチ410および412と、これらデータラッチ410および412に対してデータ転送のタイミング信号を与えるハンドシェイク型データ転送制御を行なうC素子406および408を含む。こうした構成を連続して設けることにより、データが各データラッチを順に転送され、その間にハードウェアプリミティブ414によってそのデータに対する処理が行なわれる。

【0010】このように、物理的水準の作業パケットであるデータパケットが、この構成中を自己経路選択機能により自律的に流路を選択し、それによって各機能要素で順次処理を受けつつ、流路を流れていくことにより、情報処理の実行も自律的に進行する。このような方式を導入することにより、データ駆動型プロセッサからは、システムパス、システムクロック、集中制御機構などがすべて排除される。すなわち全システムの制御が完全に分散化されている。

【0011】このようなデータ駆動型プロセッサの処理速度は、本質的に、図22に示されるC素子(自己タイミング型転送網御業子)の内部回路構成およびデバイスの自然科学的特性により決まる。C素子406(または408)の内部回路構成を図23に示す。図23は一例であるが、このC素子は、前後のC素子と信号CI、CO、RI、ROを用いてデータ転送のタイミングを決め、それに合せてデータラッチの制御パルスCPを出力していく。

【0012】このため、C素子の内部回路構成を決定すれば、この条件下におけるハンドシェイク型データ転送制御方式による一時記憶機構の縦続接続網問での段間処理でどの程度の処理時間を要するかが決定される。

[0013] データ駆動型プロセッサの通常の演算処理においては、演算を下位の演算要素に分割し、これを何段かに分けて処理する。これをバイプライン分割処理と呼ぶ。

【0014】しかし、図21に示す動的発火制御機構402においては、このようなパイプライン分割処理が実施できない。この事情を以下に説明する。

【0015】データ駆動型プロセッサにおいて、パケットとして与えられる引き数データの発火制御機構をどのように実現するかが、プログラムの実行速度や計算機全体のハードウェア量に大きな影響を与える。すなわち、発火制御機構に要するハードウェアや符合せの処理時間を低減することが、データ駆動型プロセッサの方式設計において最も重要な課題の1つである。

[0016] 発火制御機構に基本的に必要とされる機能は次の3つである。

(1) 入力されたパケットが2入力命令への引き数データであるか否かを調べる。1入力命令へのパケットの場合には、符合せのための処理をパイパスする。

【0017】(2) 入力されたパケットが2入力命令へのパケットの場合は、その相手方パケットが既に到着しているか否かを調べる。

【0018】(3) 既に相手方パケットが到着していれば、それを他方の引き数データとして読出し、入力パケットとともに演算処理機構に転送する。相手方パケットが未だ到着していない場合には、待合せメモリに当該入力パケットを格納する。

【0019】データ駆動型プロセッサへの入力パケットは、宛先指定部分とデータ部分とから構成される。これらデータパケットの構成を、図33および図34に示す。図33は、発火制御機構から演算処理機構に転送される経路以外におけるパケット510の形式を示し、図34は発火制御機構から演算処理機構に転送されるデータパケット512の形式を示す。これらはあくまでも一例である。

【0020】図33および図34を参照して、データ駆動型プロセッサへの入力パケットの宛先指定部分には、一般的には、要素プロセッサ番号、命令記憶番地(ノード番号)ND、世代番号GNなど待合せの相手を特定、るための宛先情報の他に、パケットの型、待合せ条件などの情報が含まれる。データ部分は、一般的には、データの型とデータ自身とから構成される。図33および図34において左データはLDで、右データはRDで示される。発火制御機構は、これらの宛先情報を用いて、上記の発火制御機能を実現する。

[0021] 発火制御機構の論理回路図を図25および 図26に示す。図25および図26に示す回路は図24 に示すように組合される。この発火制御機構は図21に おける発火制御機構402である。

(5)

462、および464とを含む。

【0023】図25および図26に示される動的発火制 御機構402での処理は次のように行なわれる。データ パケットがデータラッチ440にラッチされると、FC 対応2入力命令実行パケット検出部254が、このパケットがFC対応2入力命令実行パケットであるか否かを 検出する。FC対応2入力命令実行パケット検出部25 4は、入力パケットがFC対応2入力命令実行パケット であるか否かを表現するフラグFRを発生させ、フラグ FRを入力パケットデータとともに発火制御主要処理部 188に送る。

【0024】発火制御主要処理部188によって処理され出力されたデータは、データラッチ450、452および454によって、入力パケットデータとともにそのうちの必要なデータが取捨選択され、出力パケットが形成される。出力パケットはデータラッチ454から出力される。

【0025】発火制御主要処理部の論理回路図を図28 および図29に示す。図28および図29に示される回路は図27に示すように組合される。

【0026】図28および図29を参照して、発火制御主要処理部188は、発火制御主要処理部C素子270 およびC素子288と、データラッチ276、280、 286および296と、待合せメモリ用アクセス調整部 282と、待合せメモリ284と、ハッシュ衝突検出部 290と、発火詳細検出部292と、宛先情報選択部2 94と、インバータ272および274とを含む。

【0027】 発火制御主要処理部188は以下のように動作する。入力パケットが2入力命令実行パケットであるか否かを表現するフラグFRと、発火制御機構に与えられたデータパケット中の必要なデータが発火制御主要処理部188に与えられる。入力されたパケットが1入力パケットであれば、そのパケットはスルー処理される。すなわち図28に示す発火制御主要処理部C素子270のWWB端子に入力される信号値が1入力パケットを示す値であれば、短い段間処理時間モードが選択されこのパケットはスルー処理される。

【0028】入力されたパケットが2入力命令実行パケットであれば、以下に述べる処理を1段の段間処理内で行なわなければならない。この処理とは、符合せメモリからの統出処理および符合せメモリへの書込処理ならびにこれらに付随した処理をいう。具体的には次のとおりである。

【0029】入力パケット中の宛先指定部分の1組のピットをアドレスとして用い、待合せメモリ284よりデータを読出す。待合せメモリ284内のデータの構成を図30に示す。

【0030】待合せメモリ284中のハッシュ機れ宛先 指定部分と、入力パケット中のハッシュ機れ宛先指定部 分とを比較し、ハッシュ衝突を起こしているか否かをハ

ツシュ衝突検出部290が検出する。

【0031】発火詳細検出部292は、入力パケットが2入力命令実行パケットであり、かつ、ハッシュ衝突を起こしておらず、かつ、メモリから説出されたデータが有効(PREフラグ=1)であれば発火制御処理を引起すフラグを発生させる。このフラグを、特合せメモリ用アクセス調整部282を介して符合せメモリ284に与える。

【0032】次いで、入力パケット中データと、待合せメモリ284から読出されたデータとを収集してパケットを出力するとともに、待合せメモリ284の当該アドレスのデータを無効とする。すなわちそのアドレスの有効(PRE)フラグの値を無効(0)とする。読出時には、このPREフラグの値を調べることにより、そのデータが有効か否かを判断することができる。

【0033】入ガバケットが2入力命令実行パゲットであり、かつ、符合せメモリ284から読出されたデータが有効であり、かつ、ハッシュ衝突を起こしていれば、ハッシュ衝突フラグの値を有効としたパケットを出力する。このパケットは巡回パイプラインを巡回し、再び発火制御機構に与えられて、再度発火処理が行なわれる。【0034】入力パケットが2入力命令実行パケットであり、かつ、符合せメモリ284から読出されたデータが無効であれば、入力パケット中データの値を、符合せメモリ284の当故アドレスに書込む。この際、当故アドレスのPREフラグも有効としておく。

【0035】以上のとおり、発火詳細検出、ハッシュ衝突検出のための待合せメモリからのデータの誘出と、各種処理のためのデータの書込を1段の段間処理内で行なわなければならない。そのために、かつ、論理素子の物理的伝播遅延時間が有限量であるために、待合せメモリからのデータの読出/書込を含むこの処理に必要な段間処理時間を、他の標準処理部と比して長くする必要がある。他の標準処理部とは、パイプライン分割処理可能な処理部のことをいう。

[0036] 図28に示す発火制御主要処理部C素子270が、そのような処理時間の調整が行なわれたC素子である。このC素子270の論理回路図の一例を図32に示す。

【0037】図32を参照し、このC素子270は、C素子470および472と、データラッチ480、482、および484と、論理ゲート回路490、492、494、496、498、500、502、および504とを含む。それら相互の接続は図示のとおりである。【0038】図32に示す回路では、待合せメモリ284への書込を伴うパケットが処理される場合、すなわち端子WWBへの入力が「0」のときには、長い段階処理時間モードが選択される。なお端子WWBには、図28に示すようにフラグFRがインバータ274で反転されたものが入力される。したがって端子WWBの信号が

「0」の場合、入力パケットが2入力命令実行パケットである場合に相当する。

【0039】特合せメモリ284への書込を伴わないパケットが処理される場合、すなわち端子WWB(図28および図32参照)には、短い段間処理時間モードが選択される。すなわち1入力命令の場合には、標準C素子の段間処理時間が選択される。

【0040】上記のような理由から、長い段間処理時間モードが、経時的にどのように選択されるかに従って、この発火制御主要処理部188での処理が、データ駆動型プロセッサ全体の処理時間上のボトルネックとなる場合があり得る。たとえば、連続して長い段間処理時間モードが選択された場合には、システム全体の処理時間がこの発火制御主要処理部188での処理速度で律速される。

【0041】なお、この事情は発火制御のメカニズムの一部のハッシュ衝突に関するメカニズムを除去しても同様である。そのような場合の待合せメモリの構成の一例を図31に符合せメモリ284aとして示す。

【0042】一方、発火制御機構の構成に要するハードウェア量の傾向は次のように考えることができる。発火制御機構においては、データ対生成のために待合せメモリ284(図30、図31を参照)を用いる。このメモリに必要なメモリ容量は、原理的には次のようになる。【0043】2b1×b2

ただし、 b 1 は宛先指定部分のビット数を示し、 b 2 は データ部分のビット数を示す。このため、宛先指定部分 のビット数が増加すれば、必要となるメモリ容量は指数 関数的に増加する。

[0044]

【発明が解決しようとする課題】以上のように発火制御機構においては、発火制御のために、待合せメモリからのデータの読出と、待合せデータのない場合のメモリへの舎込、およびそれらに付随した処理を、1 段のパイプライン間で処理しなければならない。そのため、本処理がデータ駆動型プロセッサ全体の処理のポトルネックになり得る。このため、この処理をできるだけ高速に行なえるようにし、全体の処理速度を向上させることが望ましい。その場合に、発火制御機構の構成に要するハードウェア量の増加をできるだけ抑えることが望ましい。ハードウェア量を減少できれば最も好ましいであろう。

[0045] それゆえに請求項1に記載の発明の目的は、より高速に動作できるデータ駆動型情報処理装置を提供することである。

【0046】請求項2に記載の発明の目的は、より高速 に動作でき、ハードウェア量も少ないデータ駆動型情報 処理装置を提供することである。

【0047】請求項3に記載の発明の目的は、より高速 に動作でき、ハードウェア量も少ないデータ駆動型情報 処理装置を提供することである。 [0048] 請求項4に記載の発明の目的は、用途が広く、より高速に動作でき、ハードウェア量も少ないデータ駆動型情報処理装置を提供することである。

【0049】諸求項5に記載の発明の目的は、より高速 に動作でき、ハードウェア量も少ないデータ駆動型情報 処理装置を提供することである。

【0050】請求項6に記載の発明の目的は、より高速 に動作できるデータ駆動型情報処理装置を提供すること である。

【0051】請求項7に記載の発明の目的は、より高速 に動作できるデータ駆動型情報処理装置を提供すること である。

【裸題を解決するための手段】請求項1に記載のデータ 駆動型情報処理装置は、データフロープログラムを記**が**

[0052]

するプログラム記憶機構と、プログラム記憶機構の出力 を受け、実行のためのすべての引き数データが利用可能 になった命令をその引き数データおよびその実行結果の 宛先情報とともに出力するためのデータ対生成機構と、 データ対生成機構の出力を受け、与えられた命令を実行 してその実行結果を、与えられた宛先情報とともに出力 する演算処理機構と、プログラム記憶機構と対データ生 成機構と演算処理機構との間のデータの移動をトークン 形式で行なうための巡回パイプラインと、巡回パイプラ インに接続されたデータ入出力制御手段とを含む。デー タ対生成機構は、与えられたトークン中の引き数データ と対となる引き数データが定数である場合とそうでない 場合とで、異なる態様でデータ対の生成処理を行ない、 それによってデータ対の生成処理の負荷が軽減される。 【0053】請求項2に記載のデータ駆動型情報処理装 置は、請求項1に記載のデータ駆動型情報処理装置でき って、データ対生成機構は、与えられたトークン中の処 先情報に基づいて、定数データおよび当該定数データが 有効か否かを表わす情報を出力する定数データ処理部 と、定数データ処理部から、定数データが無効であると いう情報が出力されたことに基づいて作動し、与えられ たトークン中の宛先情報に基づいて引き数データの符合 せを行ない、必要な引き数データがすべて揃ったと判定 された命令と、与えられたトークン中の引き数データと を、実行結果の宛先とともに出力し、かつ、与えられた トークン中の引き数データと対となる引き数データが待 合せされていた場合にはさらに当該対となる引き数デー タを出力する動的データ対生成機構と、定数データ処理 部から、定数データが有効であるという情報が出力され た場合には定数データ処理部の出力する定数データを選 択し、定数データ処理部から、定数データが無効である という情報が出力された場合には動的データ対生成機構 の出力する対となる引き数データを選択し、与えられた トークン内の情報とともに用いてトークンを組立てて出 カするためのデータ選択手段とを含む。

£)

(7)

【0054】請求項3に記載のデータ駆動型情報処理装置は、請求項1に記載のデータ駆動型情報処理装置であって、定数データ処理部は、データフロープログラム中の命令に与えられたノード番号に基づいて計算されるアドレスに、当該命令に用いられる定数データおよびその有効フラグを格納した定数データメモリと、与えられたトークン中の宛先情報の中の、ノード番号に基づいて前記定数データメモリをアドレス指定し、定数データメモリから定数データおよびその有効フラグを読出すための手段とを含む。

【0055] 請求項4に記載のデータ駆動型情報処理装置であって、データ対生成機構はさらに、与えられたトークンに含まれる命令コードが、定数データメモリロード命令であることに応答して、与えられたトークンに含まれるデータを、定数データメモリ内の、与えられたトークンに含まれるノード番号に基づいて指定されるアドレスに書込むための手段を含む。

【0056】請求項5に記載のデータ駆動型情報処理装置は、請求項1に記載のデータ駆動型情報処理装置であって、データ対生成機構は、与えられたトークン中の宛先情報に基づいて、2入力命令の一方入力に用いられる定数データおよび当該定数データが有効か否かを表わす情報を出力する定数データ処理部と、与えられたトークン内の情報と、定数データ処理部の出力とに基づいて、トークンを組立てて出力するためのデータ選択手段とを含む。

【0057】請求項6に記載のデータ駆動型情報処理装 置は、データフロープログラムを記憶するプログラム記 **危機構と、プログラム記憶機構の出力を受け、実行に必** 要なすべての引き数データが利用可能になった命令をそ の引き数データおよびその実行結果の宛先情報とともに 出力するためのデータ対生成機構と、データ対生成機構 の出力を受け、与えられた命令を実行してその実行結果 を、与えられた宛先情報とともに出力する演算処理機構 と、プログラム記憶機構と、データ対生成機構と、演算 処理機構との間のデータの移動をトークン形式で行なう ための巡回パイプラインと、巡回パイプラインに接続さ れたデータ入出力制御手段とを含む。データ対生成機構 は、複数個の動的データ対生成機構を含む。複数個の動 的データ対生成機構の各々は、与えられたトークン中の 宛先情報に基づいて、命令の実行のための引き数データ の符合せを行なうための符合せメモリを有し、実行に必 要な引き数データがすべて揃ったと判定された命令と、 与えられたトークン中の引き数データとを、実行結果の 宛先とともに出力し、かつ、与えられたトークン中の引 き数データと対となる引き数データが待合せされていた 場合にはさらに当該対となる引き数データを出力する。 データ対生成機構はさらに、複数個の動的データ対生成 機構をインタリープして使用するために外部から与えら

れるインタリーブ設定パラメータと、与えられるトークンに含まれる宛先情報とに基づいて、複数個の動的データ対生成機構のいずれを選択するかを表わす選択情報、と、選択された動的データ対生成機構でのデータの待報と、世に使用するアドレスとを生成するためのインタリーブフラグおよびアドレス生成手段と、与えられたトークン内の情報と、インタリーブフラグおよびアドレス生成手段の出力する選択情報とに基づいて、複数個の動的データ対生成機構のいずれかを選択的に作動させ、その出力を、与えられたトークン内の情報とともに用いてトークンを組立てて出力するためのデータ選択手段とを含む。

【0058】請求項7に記載のデータ駆動型情報処理装 置は、データフロープログラムを記憶するプログラム記 憶機構と、プログラム記憶機構の出力を受け、実行のた めのすべての引き数データが利用可能になった命令をそ の引き数データおよびその実行結果の宛先情報とともに 出力するためのデータ対生成機構と、データ対生成機構 の出力を受け、与えられた命令を実行してその実行結果 を、与えられた宛先情報とともに出力する演算処理機構 と、プログラム記憶機構と、データ対生成機構と、演算 処理機構との間のデータの移動をトークン形式で行なう ための巡回パイプラインと、巡回パイプラインに接続さ れたデータ入出力制御手段とを含む。データ対生成機構 は、与えられたトークン中の宛先情報に基づいて、定数 データおよび当該定数データが有効か否かを表わす情報 を出力する定数データ処理部と、複数個の動的データ対 生成機構とを含む。複数個の動的データ対生成機構の各 々は、与えられたトークン中の宛先情報に基づいて、命 令の実行に必要な引き数データの符合せを行なうための 待合せメモリを有し、実行に必要な引き数データがすべ て揃ったと判定された命令と、与えられたトークン中の 引き数データとを、実行結果の宛先とともに出力し、か つ、与えられたトークン中の引き数データと対となる引 き数データが待合せされていた場合にはさらに当該対と なる引き数データを出力する。データ対生成機構はさら に、与えられたトークン内の情報と、定数データ処理部 の出力とに基づいて、定数データ処理部の出力する定数 データまたは複数個の動的データ対生成機構が出力する 対となる引き数データのいずれを有効とすべきかを判定 し判定結果を出力する選択検出部と、複数個の動的デー 夕対生成機構をインタリープして使用するために外部か ら与えられるインタリーブ設定パラメータと、与えられ るトークンに含まれる宛先情報とに基づいて、複数個の 動的データ対生成機構のいずれを選択するかを表わす選 択情報と、選択された動的データ対生成機構でのデータ の待合せに使用するアドレスとを生成するためのインタ リーブフラグおよびアドレス生成手段と、与えられたト 一クン内の情報と、インタリープフラグおよびアドレス・ 生成手段の出力する選択情報と、選択検出部の出力とに「 基づいて、複数個の動的データ対生成機構ならびに定数



データ処理部のいずれかを選択的に作動させ、その出力 を、与えられたトークン内の情報とともに用いてトーク ンを組立てて出力するためのデータ選択手段とを含む。 【0059】

【作用】請求項1に記載のデータ駆動型情報処理装置においては、データ対生成機構は、与えられたトークン中の引き数データと対となる引き数データが定数である場合とそうでない場合とで、異なる態様でデータ対の生成処理を行なう。一般的に引き数データが定数である場合にはデータ対の生成処理の処理量は少なくてすむ。こうした作業を、他の一般的なデータ対の生成処理と別に行なうことで一般的なデータ対の生成処理の処理量を削減できる。したがってこの請求項1に記載のデータ駆動型情報処理装置では、データ対の生成処理の負荷が軽減される。

【0060】請求項2に記載のデータ駆動型情報処理装置においては、請求項1に記載のデータ駆動型情報処理装置の作用に加え、動的データ対生成機構は、定数データ処理部から、定数データが無効であるという情報が出力された場合のみ作動し、定数データが有効であるという情報が出力された場合には作動しない。そのため、動的データ対生成機構の処理量が少なくてすむ。

【0061】請求項3に記載のデータ駆勁型情報処理装置においては、請求項1に記載のデータ駆動型情報処理装置の作用に加え、定数データメモリに、引き数の1つとして定数を必要とするノードの、その定数が記憶されている。与えられたトークン中の宛先情報の中の、ノード番号に基づいて定数データメモリをアドレス指定することで、そのノードでの演算に必要とされる定数がもしあれば、定数データメモリから説出せる。

【0062】請求項4に記載のデータ駆動型情報処理装置においては、請求項3に記載のデータ駆動型情報処理装置の作用に加え、定数データメモリ内の、与えられたトークンに含まれるノード番号に基づいて指定されるアドレスに、パケットを介して定数データを書込むことができる。したがって、様々なデータフロープログラムに対応できる。

【0063】請求項5に記載のデータ駆動型情報処理装置においては、請求項1に記載のデータ駆動型情報処理装置の作用に加え、定数データ処理部のみを用いて引き数データの符合せを行なうことができる。動的なデータ対の生成はできないので行なえる処理には限界があるが、少ない処理量で、かつ高速にデータ対の生成を行なえる。

【0064】請求項6に記載のデータ駆動型情報処理装置においては、複数闘の動的データ対生成機構がインタリーブして使用できる。データバケットを適切な順番でデータ駆動型情報処理装置に与えることで、複数個の動的データ対生成機構の負荷を分散させることができる。

【0065】請求項7に記載のデータ駆動型情報処理装

置においては、動的データ対生成機構が、定数データ処理部から、定数データが無効であるという情報が出力された場合のみ作動し、定数データが有効であるという情報が出力された場合には作動しない。そのため、動的データ対生成機構の処理量が少なくてすむ。さらに、動的データ対生成機構に含まれる複数個の動的データ対生成機構がインタリーブして使用できる。データパケットを適切な順番でデータ駆動型情報処理装置に与えることで、複数個の動的データ対生成機構の負荷を分散させることができる。

[0066]

【実施例】

[実施例1] 図1に、本願発明の第1の実施例に係るデータ駆動型情報処理装置であるデータ駆動型プロセッサ 100の模式構成図を示す。図1を参照してこのデー! 駆動型プロセッサ100は、従来のものと同様のデータ入出力制御部102と、プログラム記憶機構104と、 演算処理機構108とに加え、定数データメモリノ動的 発火制御機構 (CST/FC) 106を含み、これら各基本機能が巡回パイプラインで接続されている。

【0067】図3および図4に、CST/FC106の 論理回路図を示す。図3および図4は図2に示すように 組合される。このCST/FC106への入出カパケットの構成は、図33および図34に示したものと同様で ある。

【0068】図3および図4を参照して、CST/FC106は、C素子120、122、124、126、128、130、132および134と、データラッチ150、152、154、156、158、160、162、164、166、168、170および172と、定数データメモリのロード・ダンプ検出部180と、数データメモリ182と、セレクタ184と、FC対路2入力命令実行パケット検出部186と、発火制御主要処理部188と、対データ選択部190と、論理ゲート回路142および144と、伝送制御回路140および146とを含む。図3および図4において、図25はび図26に示される部品と対応する部品については同一である。したがってそれらについての説明も適宜省略する。

【0069】なお、定数データメモリ182のデータの格納内容を図5に示す。図5を参照して定数データメモリ182は、0~2 bn - 1まで、2 bn 個のアドレスを有する。各アドレスのデータ領域には、定数データと、その定数データが有効かどうかを示すフラグ(VしDフラグ)とが格納されている。各定数データは、その定数データが使用されるノード番号から所定の方式により計算されるアドレスに予め格納される。なおこの定数データは、ロード・ダンプのための命令を含むデータパケットをこのデータ駆動型プロセッサに与えることにより、ロ

ード・ダンプ検出部180の機能により定数データメモ リ182に者込まれ、または定数データメモリ182か ら出力される。この第1の実施例のデータ駆動型プロセ ッサでの処理は次のように行なわれる。CST/FC1 06に入力パケットが与えられると、その入力パケット の宛先指定部分の一部をアドレスとして、定数データメ モリ182から該当の定数データおよびVLDフラグが **読出される。この実施例の場合には入力パケットの宛先** 指定部分のうちノード番号によって定数データメモリが アドレス指定される。VLDフラグは図3に示される定 数データメモリ182の出力端子VCDに対応する。V LDフラグは定数データメモリの値が有効であれば1 を、無効であれば0をとる。 この定数データメモリ18 2へのアクセスは、当該入力パケットが2入力命令の引 き数データであるか、1入力命令の引き数データである。 かに関わりなく行なわれる。なお定数データメモリ18 2から出力された定数データは、後段のCST/FCデ 一夕選択部(図4における対データ選択部190に対 応)まで保持される。

【0070】FC対応2入力命令実行パケット検出部186は、入力パケットが2入力命令実行パケット検出部3%を検出する。FC対応2入力命令実行パケットが2入力命令実行パケットが2入力命令実行パケットが2入力命令実行パケットが2入力命令実行パケットが2入力命令実行パケットが2入力命令実行パケットが2入力の必要な光生させ、これにあるかを表現するフラグFRを発生させ、これに与える。なお本実施例に発力では、フラグFRが1のときには対データの値(図4における対データの値(図4における対データの値(図4における対データの通(図4における対データの通(図4における対データの通(図4における対データの通(図4における対データの通(図4における対データの通(図4における対データの通(図4における対データの通りを使用する。発火制御主要処理部のの理内容については従来のものと同様であるが、ここにその詳細を説明する。

【0071】発火制御主要処理部188は、図28および図29を参照して、入力パケットが2入力命令実行パケットであるか否かを表現するフラグFRと、発火制御機構に与えられたパケット中の必要なデータとを受取る。入力したパケットが1入力命令パケットであれば、すなわちフラグFRが0のときには入力パケットはスルー処理される。すなわち、図28を参照して、発火制御主要処理部C素子270のWWB端子に入力される信号値が1であれば、短い段間処理時間モードを選択してスルー処理を行なう。

【0072】入力されたパケットが2入力命令実行パケットであれば次の処理が行なわれる。入力パケット中の宛先指定部分の1組のビットをアドレスとして用い、待合せメモリ284から出るデータを読出す(図28)。特合せメモリ284から読出された宛先指定部分と入力パケットのハッシュ溢れ宛先指定部分とを比較し、図2

9に示すハッシュ衝突検出部によってハッシュ衝突を起 こしているか否かを検出する。次の発火詳細検出部29 2は、入力パケットが2入力命令実行パケットであり、 かつ、ハッシュ衝突を起こしておらず、かつ、メモリか ら読出されたデータが有効(PRE=1)であれば発火 制御処理を行なう。次いで、入力パケット中データとメ モリから読出されたデータとをデータラッチ294およ び296で収集し、パケットを構成してこれを出力す る。同時に当該アドレスについてのメモリ上のデータを 無効(PRE=0)とする。すなわちメモリ中の当該ア ドレスのPREフラグの値を、無効を表わす値とする。 【0073】入力パケットが2入力命令実行パケットで あり、かつ、符合せメモリ284から読出されたデータ が有効(PRE=1)であり、かつ、ハッシュ衝突検出 部290によってハッシュ衝突の発生が検出された場合 には、ハッシュ衝突フラグの値を有効値としたパケット を出力する。このパケットは巡回パイプラインを再び巡 回し、次にこの定数データメモリ/動的発火制御機構1 06に到達した時点でもう1度発火検出処理が行なわれ

【0074】入力パケットが2入力命令実行パケットであり、かつ、待合せメモリ284から読出されたデータが無効値(PRE=0)であれば、入力パケット中データの値をメモリの当該アドレスに書込む。この際、当該アドレスのPREフラグには有効値を示す値が書込まれる。

【0075】発火制御主要処理部188(図4参照)から出力された情報は、対データ選択部190において、パケットとして必要な情報を収集/選択することによりパケットに超立てられ、CST/FC106から出力されたVLDフラグが1であれば、対データ選択部190は定数データメモリの出力を選択し、0であれば発火制御主要処理部188の出力を選択する。「定数データメモリがら説出されたVLDフラグの値が0のときのみ発火制御主要処理部188が作助するので、発火制御主要処理部188が作助するので、発火制御主要処理部188が作助するので、発火制御主要処理部188が作助するので、発火制御主要処理部188が作助するので、発火制御主要処理部より処理されるパケット数が減少し、したがってこの部分の処理がシステム全体のポトルネックとなってしまう可能性が減少する。

【0076】なお、定数データメモリのロード・ダンプ 検出部180は、入力されたデータバケットの命令コードがロードまたはダンプ命令である場合、ラッチ152 を介して定数データメモリ182を制御し、与えられた データバケットのデータを指定されたアドレスに書込み、または指定されたアドレスから定数データメモリ182の格納内容を出力させる。こうしたロード・ダンプ 検出部180を設けることにより、定数データメモリ182へのデータの費込および読出を行なうことができる。したがって定数データメモリ182の内容を容易に変更でき、より広い用途にこのデータ駆動型プロセッサ



を使用できる。ただし、そうした定数データメモリ182への単なる書込および単なる読出をする必要がないのであれば、このロード・ダンプ検出部180は不要である。

【0077】 [実施例2] 図6に、本願発明のデータ駆動型情報処理装置の他の実施例であるデータ駆動型プロセッサの模式構成図を示す。図6を参照してこのデータ駆動型プロセッサ200は、図1に示した第1のデータ駆動型プロセッサのCST/FC106に替えて、動的データ対生成処理を行なわず、定数処理のみを行なう定数データメモリ機構(CST)202を含む点で異なっている。他の部分は図1に示すものと同様である。

【0078】図7に、図6に示すCST202の論理回路図を示す。図7を参照してこのCST202は、C素子120、122、124および134と、データラッチ150、152、154、156、および158と、定数データメモリのロード・ダンプ検出部180と、定数データメモリ182aと、セレクタ184と、データラッチ212と、論理ゲート回路210と、伝送制御回路140とを含む。図7において、図3および図4の回路におけるものと同じ部品には同じ参照番号を付す。それらの機能および名称も同一である。したがってここではそれらについての説明は適宜省略する。

【0079】図7に示す定数データメモリ182aの内容を図8に示す。図8に示される定数データメモリ182と異なる2aが図5に示される定数データメモリ182と異なるのは、各アドレスにデータのみが格納され、VLD(有効)フラグが格納されていないことである。これは、この実施例では定数データメモリによる定数処理しか行なわれず、動的データ対生成処理は行なわれないので、常にこの定数データメモリ182aの出力を選択すればよいためである。

【0080】この第2の実施例のデータ駆動型プロセッサでの処理は次のように行なわれる。特にCST202で行なわれる処理についてのみ述べる。図7を参照して、入力パケットの宛先指定部分の一部を用いてアドレス指定することにより、定数データメモリ182aから定数データが読出される。本実施例の場合には、入力パケットのノード番号部分がアドレス指定に用いられる。 読出された定数データは、入力パケットとともにデータラッチ158. および212、ならびにセレクタ184によって必要な情報を収集/選択することによりパケットに構成され、CST202から出力される。以後のデータ駆動型プロセッサの動作は第1の実施例と同様である。

【0081】この第2の実施例では、動的データ対生成処理は一切行なわれない。定数データ処理による定数との持合せ処理が行なわれるだけである。したがって動的データ対生成処理を有するものと比較して行なえる処理には制限があるが、ハードウェア量ははるかに少なくて

すむ。また処理も高速に行なわれるという効果がある。 【0082】なお、定数データメモリのロード・ダンプ 検出部180は、第1の実施例と同様に、用いられなく てもよい。

【0083】 [実施例3] 図9に本願発明に係るデータ駆動型情報処理装置の他の実施例であるデータ駆動型プロセッサ220の模式構成図を示す。図9に示される第3の実施例のデータ駆動型プロセッサが図1に示される第1のデータ駆動型プロセッサが図1に示される第1のデータ駆動型プロセッサと異なるのは、CST/FC106に替えて、インタリーブ処理付動的発火制御機構を複数個特ち、これらをインタリーブして動作させる。そうすることに対策を考慮すれば、複数個の動的発火制御機構がインタリーブして使用でき、動的発火制御機構各々にかかる負荷を減少できる。

【0084】図11および図12に、FC222の論理 回路図を示す。図11および図12は、図10に示すよ うに組合される。

【0085】図11および図12を参照してこのFC2 22は、C来子120、122、124、126、12 8、130、132および134と、データラッチ15 0, 160, 162, 164, 166, 168, 17 0、172、246、248および252と、インタリ ープフラグ/インタリープ時下Cアドレス検出部250 と、FC対応2入力命令実行パケット検出部254と、 2つの発火制御主要処理部256および258と、発火 制御主要処理出力データ選択部260と、対データ選択 部262と、論理ゲート回路230、232、234、 236、238、240、242、244、および1 4と、伝送制御回路146とを含む。図11および図1 2において、図3および図4ならびに図7に示される部 **品に相当する部品には同じ参照符号を付してある。それ** らの名称および機能も同様である。したがってここで は、それらについての説明は適宜省略する。

【0086】図14および図15に、図12に示す発火 制御主要処理部256または258の概略の構成を示 す。図14および図15は、図13に示されるように組 合される。

[0087] 図14および図15を参照して、発火制御主要処理部256または258は、発火制御主要処理部 C 素子270と、C 素子288と、インパータ272および274と、データラッチ276、278、280、286および296と、待合せメモリ用アクセス調整部282と、待合せメモリ284と、ハッシュ衝突検出部290と、発火詳細検出部292と、宛先情報選択部294とを含む。図14および図15において、図28および図29と共通の部品には同じ参照符号を付してある。それらの名称も同様である。したがってそれらにつ

(11)

いての説明は適宜省略する。

【0088】この第3の実施例のデータ駆動型プロセッサは次のように動作する。特にFC222の動作についてのみ以下に述べる。図11に示される端子FISには、FISパラメータが外部から与えられる。このFISパラメータはたとえばレジスタなどに格納されている。FISパラメータとは、発火制御主要処理部256 および258をインタリープして使用する際に、宛先指定部分のどの情報を用いて発火制御主要処理部を選択するかを指定するための情報であり、本実施例の場合には3ビットである。したがって8通りの組合せを指定することができる。

【0089】インタリーブフラグ/インタリーブ時下Cアドレス検出部250は、FISパラメータに従って、指定されたアドレス計算を行なってデータラッチ252を介して発火制御主要処理部256および258にアドレスを与える。このアドレスは待合せメモリにアクセスする際のアドレスである。なお本実施例においては、どの発火制御主要処理部を選択するかを表わすIBフラグが1の場合には発火制御主要処理部256を、0の場合には発火制御主要処理部258を選択し処理する構成となっている。

【0090】FC対応2入力命令実行パケット検出部254は、入力パケットが2入力命令実行パケットであるか否かを検出し、入力パケットが2入力命令実行パケットであるか否かを表現するフラグFRを発生する。このフラグFRは入力パケットデータとともに発火制御主要処理部256および258に与えられる。

【0091】図14および図15を参照して、発火制御主要処理部256または258で行なわれる処理は、基本的には図28および図29を参照して説明したものと同様である。ただし本実施例の場合図14を参照して、特合せメモリ284へのアクセスの際には、データランクリーブ・フラグンインタリーブ・フラグンインタリーブ・フラグンインタリーブ・フラグンインタリーブ・フラグンインタリーブ・フラグンインタリーブ・フラグンインタリーブ・フラグンインタリーブ・フラグンインタリーブ・フラグンインタリーブ・フラグンインタリーブ・フラグンインタリーブ・フラグンインタリーブ・フラグンインタリーブ・フラグンインタリーブ・フラグンのは、第次制御主要処理出力データ選択部260および対データ選択部262において行なわれる、パケットとして必要な情報の収集/選択の後データパケットに組立てられ、FC222から出力される。

【0092】本実施例のように複数の発火制御主要処理部を設け、入力パケットの宛先情報の一部を用いていずれの発火制御主要処理部を選択するかを決め、選択された発火制御主要処理部を用いて処理すれば、たとえば宛先情報を参照しながら適切な順序でデータパケットをデータ駆動型プロセッサに与えることにより、発火制御主要処理部256および258がインタリーブして使用できる。各々の発火制御主要処理部の負荷が軽減され、FC222全体として、従来の動的発火制御機構と比較し

てより大きな処理能力を有することになる。したがって この発火制御機構がデータ駆動型プロセッサ全体の処理 におけるポトルネックとなる恐れが小さくなる。

【0093】なお本実施例ではFISバラメータを用いて、アドレス指定の方法を変更するようになっている。しかし本実施例はこのような場合には限定されず、FISバラメータがなく、アドレスの生成方法が固定されていてもよい。同じようにFISバラメータのピット数も本実施例のように3ピットに限定されるわけではない。また、本実施例では、2つの発火制御主要処理部を使用したが、2つとは限らず、3つ以上使用してもよく、そうした方が各々の負荷は小さくなる。

【0094】 [実施例4] 図16に本願発明のデータ駅 動型情報処理装置の他の実施例であるデータ駆動型プロ セッサ300の模式構成図を示す。図16に示されるデ 一夕駆動型プロセッサ300が第1~第3の実施例のデ 一夕駆動型プロセッサと異なるのは、図1におけるCS T/FC106、図6におけるCST202、および図 9におけるFC222に替えて、実施例1の構成に、発 火制御主要処理部を複数個備えるような変更を加えたC ST/FC302を有する点で異なっている。すなわち この実施例4のデータ駆動型プロセッサでは、待合せの 相手が定数データであるようなデータパケットが与えら れた場合には定数データメモリから当該定数データを読 出してデータ対の生成を行ない、 2入力命令であってか つ相手の引き数データが定数でないものについては複数 個の発火制御主要処理部をインタリーブして使用する。 このようにすることにより、定数データ処理を設けるこ とにより、動的データ対生成処理の処理量が削減され、 さらにそれを複数個の発火制御主要処理部で分担でき る。したがってこの第4の実施例のCST/FC302 を用いれば、データ駆動型プロセッサにおいて、発火制 御機構の処理が全体の処理のポトルネックとなる恐れは より小さくなる。

【0095】図18および図19に、この第4の実施例 のCST/FC302の回路構成の概略図を示す。図1 8および図19は図17に示されるように組合される。 【0096】図18および図19を参照して、CST/ FC302は、C素子120、122、124、12 6、128、130、132および134と、データラ ッチ150、152、156、168、170、17 2、248、310、312、314、316および3 18と、定数データメモリのロード・ダンプ検出部18 0と、定数データメモリ182と、インタリープフラグ ・/インタリープ時下Cアドレス検出部250と、セレク タ184と、FC対応2入力命令実行パケット検出部1 86と、発火制御主要処理部256および258と、発 火制御主要処理出力データ選択部260と、対データ選 択部262と、伝送制御回路140および146と、論 理ゲート回路144、230、234、236、23

8、240、242および244とを含む。図18および図19において、図3および図4、図7、ならびに図11および図12に示される部品に相当する部品には、同一の参照番号が付されている。それらの機能および名称も同様である。したがってそれらについての説明は適宜省略する。

【0097】この第4の実施例のデータ駆動型プロセッサ、特にCST/FC302は次のように動作する。

【0098】図18に示される端子FISから与えられるFISパラメータは、第3の実施例のFISパラメータと同様である。すなわち、このFISパラメータは、複数個(本実施例では2個)の発火制御主要処理部をインタリーブして使用する際に、データパケットの宛先指定部分のどの情報を用いて発火制御主要処理部を選択するかを指定するためのものである。

【0099】インタリーブフラグ/インタリーブ時下Cアドレス検出部250は、FISパラメータと、入力されたデータパケットの宛先指定部分の、FISパラメータによって指定される情報を用いて、IBフラグと特合せメモリへのアクセスの際のアドレスを生成する。IBフラグは、第3の実施例と同様に、入力されたサブパケットがいずれの発火制御主要処理部で処理されるかを表現するフラグである。

【0100】FC対応2入力命令実行パケット検出部186は、入力パケットが2入力命令実行パケットであるか否かを検出し、入力パケットが入力命令实行パケットであるか否かを表現するフラグFRを発生させる。フラグFRは、入力パケットデータとともに発火制御主要処理部256および258に与えられる。

【0101】一方、入力パケットがCSTでデータ対生成されるべきものか、発火制御主要処理部256または258でデータ対生成されるべきものかには関わりなく、入力パケットの宛先指定部分の一部を用いて、定数データメモリ182から定数データおよびVLDフラグが読出される。なおこの定数データメモリ182のアドレス指定は、本実施例においてはノード番号を用いて行なわれている。またVLDフラグは、当該アドレスのはが有効であれば1を、無効でよれば0をとる。この定数データおよびVLDフラグは、後段の対データ選択部(CST/FCデータ選択部)262および発火制御主要処理出力データ選択部260まで保持される。

【0102】図19を参照して、本実施例の場合、IBフラグがIの場合には発火制御主要処理部256が、IBフラグが0の場合には発火制御主要処理部258が選択的に作動するようになっている。ただしこの場合、定数データメモリ182から出力されたVLDフラグが有効の場合にはこれら発火制御主要処理部256または258は作動せず、VLDフラグが0の場合のみこのいずれかが作動する。

【0103】発火制御主要処理部256または258における処理は、基本的には第3の実施例における発火制御主要処理部256または258と同様である。符合せメモリへのアクセス時に、前述のインタリープフラグ/インタリープ時下Cアドレス生成部250によって生成されたアドレスを使用するのも第3の実施例と同様である。

[0104] 発火制御主要処理部256または258から出力された情報は、発火制御主要処理出力データ選択部260および対データ選択部262において行なわれるパケットとして必要な情報の収集/選択処理を経てデータパケットに組立てられ、CST/FC302から出力される。なおこの際、定数データメモリ182から出力されたVLDフラグの値が1であれば定数データメモリの出力した定数データが、VLDフラグの値が0であれば発火制御主要処理部256または258のうちのを択されたものの出力が、入力パケットの対データとして選択される。

【0105】なお定数データメモリのロード・ダンプ検出部180は、第1および第2の実施例における定数データメモリのロード・ダンプ検出部180と同じものである。ロード・ダンプ検出部180は、前述のとおり入カパケットが実行パケットでなく、定数データメモリへの単なる書込および読出の場合にのみ使用される処理部である。したがってこれが存在しなくてもデータ駆動型プロセッサの動作自体には影響はない。ただしロード・ダンプ検出部180を用いることにより、定数データメモリの内容の変更および確認が行なえる。

【0106】以上のようにこの実施例4のデータ駆動型プロセッサでは、定数データメモリに有効なデータがあれば、発火制御主要処理部を動作させることなく定数データメモリから出力された定数データが記憶すータが記憶すれていなかった場合のみ、発火制御主要処理部が減少でき、発火制御処理の負荷量が減少する。さらにまた複数個(本文を制御処理の負荷量が減少する。さらにまた複数個(本文を開かるので、一個なの発火制御主要処理部を設け、入力パケットの宛先情報を用いてこれらをインタリーブルで使用するので、個々の発火制御主要処理部の負荷は分散でき、さらにデータ駆動型プロセッサ全体の処理速度の向上を図ることができる。

[0107]以上この発明を実施例に基づいて説明したが、本額は上述の実施例には限定されず、この他にも様々な変更を加えて実施できることは言うまでもない。たとえばC素子の回路構成、定数データメモリおよび待合せメモリのデータの格納の仕方、あるいはFISパラメータによる指定方法などは、要求仕様により適宜変更することができる。

[0108]

【発明の効果】以上のように請求項1に記載の発明によ

れば、与えられたトークン中の引き数データと対となる 引き数データが定数である場合とそうでない場合とで、 異なる態様でデータ対の生成処理を行なうので、データ 対の生成処理の負荷が軽減される。その結果、全体の処 理速度を律速するデータ対の生成処理の速度を高めるこ とができるようになり、より高速に動作できるデータ駆 動型情報処理装置を提供できる。

【0109】請求項2に記載の発明によれば、請求項1 に記載のデータ駆動型情報処理装置の効果に加え動的データ対生成機構の処理量が少なくてすむので、動的データ対生成機構のハードウェア量を削減できる。また定数データ処理部のハードウェア量も少なくてすむので、全体のデータ対生成処理部のハードウェア量を削減できる。その結果、より高速に動作でき、ハードウェア量も少ないデータ駆動型情報処理装置を提供できる。

【0110】請求項3に記載の発明によれば、請求項1 に記載の発明の効果に加え、簡単な処理で、かつ高速 に、あるノードに対応したデータ対生成のための定数デ ータが定数データメモリから読出せる。そのために必要 なハードウェア量も少なくてすみ、その結果、より高速 に動作でき、ハードウェア量も少ないデータ駆動型情報 処理装置を提供できる。

【0111】請求項4に記載の発明によれば、請求項3に記載の発明の効果に加え、様々なデータフロープログラムに簡単に対応して定数データメモリの内容を変更することができる。その結果、用途が広く、より高速に動作でき、ハードウェア量も少ないデータ駆動型情報処理装置を提供できる。

【0112】請求項5に記載の発明によれば、請求項1 に記載の発明の効果に加え、定数データ処理部のみを用 いて引き数データの待合せを行なうので、少ない処理量 で、かつ高速にデータ対の生成を行なえる。必要なハー ドウェア最も少なくてすむ。その結果、より高速に動作 でき、ハードウェア量の少ないデータ駆動型情報処理装 置を提供できる。

【0113】請求項6に記載の発明によれば、複数個の 動的データ対生成機構の負荷を分散させることができ る。その結果、より高速に動作できるデータ駆動型情報 処理装置を提供できる。

【0114】請求項7に記載の発明によれば、動的データ対生成機構の処理量が少なくてすみ、動的データ対生成機構の処理量が少なくてすみ、動的データ対生成機構の負荷を分散させることができる。その結果、より高速に動作できるデータ駆動型情報処理装置を提供できる。

【図面の簡単な説明】

【図1】本願発明の第1の実施例に係るデータ駆動型プロセッサの模式構成図である。

【図2】図3および図4の関係を模式的に示す図である。

【図3】第1の実施例の定数データメモリ/動的発火制

御機構106の構成の一部を示す論理回路図である。

【図4】定数データメモリ/動的発火制御機構106の 構成の他の部分を示す論理回路図である。

【図5】第1の実施例の定数データメモリ182の構成を示す模式図である。

【図 6 】本願の第2の実施例に係るデータ駆動型プロセッサの模式構成図である。

【図7】第2の実施例の定数データメモリ機構202の 論理回路図である。

【図8】第2の実施例における定数データメモリ182 aの構成を模式的に示す図である。

【図9】本願の第3の実施例に係るデータ駆動型プロセッサの模式構成図である。

【図10】図11および図12の関係を示す模式図である。

【図11】本願の第3の実施例に係るデータ駆動型プロセッサのインタリーブ処理付動的発火制御機構222の 構成の一部を示す論理回路図である。

【図12】インタリーブ処理付動的発火制御機構222 の構成の他の部分を示す論理回路図である。

【図13】図14および図15の関係を模式的に示す図である。

【図14】本願の第3の実施例に係るデータ駆動型プロセッサの発火制御主要処理部の構成の一部を示す論理回路図である。

【図15】本職発明の第3の実施例に係るデータ駆動型 プロセッサの発火制御主要処理部の構成の他の部分を示 す論理回路図である。

【図16】本願発明の第4の実施例に係るデータ駆動型 プロセッサの模式構成図である。

【図17】図18および図19の関係を示す模式図である。

【図18】第4の実施例のデータ駆動型プロセッサの定数データメモリ/インタリープ処理付動的発火制御機構302の構成の一部を示す論理回路図である。

【図19】定数データメモリ/インタリーブ処理付動的 発火制御機構の他の部分を示す論理回路図である。

【図20】データ駆動原理を模式的に示す図である。

【図21】従来のデータ駆動型プロセッサの模式構成図である。

【図22】巡回パイプラインにおける自己タイミング型 データ転送処理機構を示す図である。

【図23】C素子の論理回路構成図である。

【図24】図25および図26の関係を模式的に示す図である。

【図25】従来の技術による動的発火制御機構の構成の 一部を示す論理回路図である。

【図26】動的発火制御機構の他の部分の構成を示す論 理回路図である。

【図27】図28および図29の関係を模式的に示す図

(14)

である.

【図28】従来の技術における発火制御主要処理部の構成の一部を示す論理回路図である。

【図29】従来の技術による発火制御主要処理部の構成の他の部分を示す論理回路図である。

【図30】ハッシュ特合せメカニズム付待合せメモリ284の構成を示す模式図である。

【図31】待合せメモリの他の例284aの構成を示す 模式図である。

【図32】発火制御主要処理部C素子の論理回路構成図である。

【図33】巡回パイプラインを巡回するデータパケット の構成を示す模式図である。

【図34】 発火制御機構から出力されるデータパケット の構成を示す模式図である。

【符号の説明】

186、254 FC対応2入力命令実行パケット検出部


250 インタリープフラグ/インタリープ時FCアドレス検出部

222 インタリーブ処理付動的発火制御機構


100、200、300、400 データ駆動型プロセッサ

- 104 プログラム記憶機構
- 294 宛先情報選択部
- 108 演算処理機構
- 190、262 対データ選択部
- 284、284 a 符合せメモリ
- 282 待合せメモリ用アクセス調整部
- 182 定数データメモリ
- 302 定数データメモリ/インタリーブ処理付勤的発火制御機構
- 106 定数データメモリ/動的発火制御機構
- 180 定数データメモリのロード・ダンプ検出部
- 102 入出力制御部
- 292 発火詳細検出部
- 260 発火制御主要処理出力データ選択部
- 188.256、258 発火制御主要処理部
- 270 発火制御主要処理部C素子


[図1]




[図2]




[図5]




[图6]




(15)




(16)




(17)



(18)




(19)




(20)


(図12)




(21)




(22)




(23)



(24)





(25)




X

(26)






(27)



(28)



(29)



